半導体製造における横断的コスト評価の一手法

論文

半導体に使われる加工用材料のコストを算出し評価しようとする場合（通常ウェーハ当たりで求める）、生産工程が数百ステップもある同一生産ラインでも非常に多種の製品を作っているので原価計算が複雑であった。更に生産ラインが多拠点に分かれている場合、同一製品と言えどもライン間のバラツキによる"ロス"の発生が生じる。

本稿の狙いは、同一製品で、加工用材料コストの評価をする場合に、加工の大きな単位である"マスク・パターン加工層数"の回数（n）でノーマライズしたものを「工程機能」とし、これと、加工用材料コストを相対比較する手法を検討、評価を行った結果、"つくり方の差"、"ラインの差"によるバラツキの顕在化が出来たので、その手法について述べる。

目次

• 1. はじめに
• 2. IC.LSI製造工程の機能定義
• 3. 生産拠点横断VEの展開
• 4. 本手法の今後の課題
• 5. おわりに
• 6. 参考文献

発行年

著者

株式会社日立製作所
半導体事業部　生産統括本部　VECセンタ

石井清一

カテゴリー

キーワード

購入

この論文はPDF版をご購入いただけます。
ご希望の方は「カゴに入れる」ボタンをクリックしてください。